Bereiche | Tage | Auswahl | Suche | Downloads | Hilfe

T: Teilchenphysik

T 510: Datennahme und Trigger II

T 510.2: Vortrag

Donnerstag, 20. März 1997, 16:00–16:15, 214

FPGA-Prozessoren als Trigger in der Hochenergiephysik — •K-H. Noffz, R. Bock, A. Kugel, L. Levinson und R. Männer — Universität Mannheim, D-68131 Mannheim

Das ATLAS Experiment am zukünftigen LHC wird außergewöhnliche Anforderungen an das Triggersystem stellen. Im Second-Level-Trigger muß die Ereignisrate von 100kHz auf ca. 1kHz reduziert werden, bei einem Datenaufkommen von einigen GB/s. Für einen reiner Softwaretrigger auf einem Netzwerk üblicher Computer ist das eine schwierige Aufgabe. Mit dem Aufkommen von Field Programmable Gate Arrays (FPGAs) ist ein neues Rechnerkonzept sehr erfolgversprechend geworden: der FPGA-Prozessor. Wir stellen die zwei jüngsten FPGA-Prozessorsysteme vor, die für Triggeraufgaben bei ATLAS entwickelt wurden, Enable++ und µEnable. Ihre rekonfigurierbare Hardware und die komfortablen Entwicklungswerkzeuge verbinden die Geschwindigkeit von spezieller Hardware mit der Flexibilität von Software. Enable++ wurde als skalierbares Hochleistungscomputersystem entworfen, mit einer Leistung vergleichbar etwa 1000 RISC Prozessoren bei typischen Triggeralgorithmen und einer Kommunikationsbandbreite von einigen GB/s. Alle derzeit für ATLAS vorgesehenen Second-Level-Trigger Algorithmen können damit bearbeitet werden. Ein Prototyp wurde zwischen 1993 und 1995 erfolgreich bei Strahlzeittests eingesetzt. µEnable ist ein konfigurierbarer Co-Prozessor für PCI-Computer, der in ATLAS z.B. für Formatierung und Vorverarbeitung verwendet werden kann.