Bereiche | Tage | Auswahl | Suche | Downloads | Hilfe

HL: Halbleiterphysik

HL 37: Devices (elektrisch)

HL 37.4: Vortrag

Freitag, 21. März 1997, 11:45–12:00, H3

Simulation vertikaler Si-MOSFETs auf der Basis selektiver Epitaxie — •D. Klaes, M. Grimm, J. Moers, L. Vescan, M. Marso, P. Kordoš und H. Lüth — Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, D-52425 Jülich

Anhand von ATLAS-Simulationen werden die Eigenschaften von MOSFETs mit vertikalem Layout diskutiert, die für hohe Integrationsdichten jenseits der bisherigen CMOS-Technologie interessant sind. Der vertikale Aufbau bietet gegenüber dem konventionellen, lateralen Layout die Vorteile der höheren Integrationsdichte und der Definition der Kanallänge ohne optische Lithographie. Probleme hinsichtlich der Hochfrequenzeigenschaften ergeben sich durch die Erhöhung der Zuleitungswiderstände und der Miller-Kapazitäten. Simulierte Kennlinien vertikaler p-Kanal-Transistoren werden vorgestellt. Die bei der Realisierung unterschiedlicher Konzepte auftretenden technologischen Probleme werden diskutiert.

100% | Bildschirmansicht | English Version | Kontakt/Impressum/Datenschutz
DPG-Physik > DPG-Verhandlungen > 1997 > Münster