Regensburg 1998 – scientific programme
Parts | Days | Selection | Search | Downloads | Help
HL: Halbleiterphysik
HL 14: Bauelemente II
HL 14.6: Talk
Tuesday, March 24, 1998, 11:45–12:00, H17
Simulation homogen und Delta dotierter vertikaler Si-MOSFETs — •M. Kittler1, S. Scheinert1, G. Paasch1,2, U. Langmann3, O. Steil3, L. Vescan4, S. Wickenhäuser4 und T. Grabolla5 — 1Institut für Festkörperelektronik, TU Ilmenau, PF 100565, D-98684 Ilmenau — 2Institut für Festkörper- und Werkstofforschung Dresden, D-01171 Dresden — 3Lehrstuhl für Elektronische BE der Ruhr-Universität Bochum, Universitätsstraße 150, D-44801 Bochum — 4ISI, Forschungszentrum Jülich GmbH, D-52425 Jülich — 5Institut für Halbleiterphysik Frankfurt (Oder), Walter-Korsing-Str. 2, D-15230 Frankfurt (Oder)
Mit der Entwicklung vertikaler MOS-Transistoren ist man gegenüber konventionellen lateralen Feldeffekttransistoren in der Lage, unabhängig fein-lithografischer Prozesse, Kanallängen im tiefen Submikrometerbereich (L<80nm) leichter zu realisieren [1]. Bei den kürzeren Kanallängen haben parasitäre Effekte (z.B. Punch Through) einen zunehmenden Einfluß auf das elektrische Verhalten. Anhand zweidimensionaler ATLAS-Simulationen wird das stationäre elektrische Verhalten unterschiedlicher vertikaler MOSFETs untersucht. Es werden Sandwich- bzw. Facetten- und Delta dotierte FETs hinsichtlich ihrer Punch Through-Festigkeit und in ersten Ansätzen bzgl. Avalanche miteinander verglichen. Die Ergebnisse, insbesondere die Auswirkung der Dotierungsunterschiede auf das stationäre elektrische Verhalten, werden anhand simulierter und gemessener Kennlinien diskutiert und physikalisch interpretiert.
[1] L.Risch et al., Proc. of ESSDERC, pp.34, (1997)