Münster 1999 – wissenschaftliches Programm
Bereiche | Tage | Auswahl | Suche | Downloads | Hilfe
HL: Halbleiterphysik
HL 33: Bauelemente
HL 33.6: Vortrag
Donnerstag, 25. März 1999, 17:15–17:30, H1
Vertikale Si-p-MOSFETs mit reduzierten parasitären Kapazitäten — •J. Moers, D. Klaes, A. Tönnesmann, S. Wickenhäuser, L. Vescan, M. Marso, P. Kordoš und H. Lüth — Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich
Mit der stetig zunehmenden Verkleinerung der
Abmessungen elektronischer Bauelemente steigen auch die
Anforderungen an die Auflösung der optischen Lithographie; es ist
abzusehen, daß die Verbesserung der Auflösung an ihre
physikalischen Grenzen stoßen wird. Um diese Limitation zu
umgehen, wurden vertikale Bauelementkonzepte entwickelt, bei denen
die Kanallänge durch die Dicke einer epitaktisch gewachsenen
Schicht definiert wird. Dadurch können bei
MOS-Feldeffekttransistoren Kanallängen von 100nm und
darunter ohne aufwendige Lithographie hergestellt werden.
Weiterhin wird mit vertikalen Layouts eine höhere Packungsdichte
erzielt.
Von Nachteil sind die großen Überlappkapazitäten,
die das Hochfrequenzverhalten degradadieren. Bei dem hier
vorgestellten vertikalen MOSFET-Konzept, dem VOXFET, wird
die epitaktische Schicht in ein Fenster in einen
Oxid/Polysilizium/Oxid-Schichtstapel selektiv eingewachsen, so
daß das Polysilizium, welches als Gateelekrode dient, nur das
Kanalgebiet bedeckt. Eine weiter Minimierung der Kapazitäten wird
durch die Integration des Transistors auf eine hochdotierte
vergrabenen Schicht erzielt.
Bei Transistoren mit einer
Kanallänge von 100nm und einer Oxiddicke von 10nm wurde eine
Steilheit von 200mS/mm und Grenzfrequenzen fT=8.7GHz und
fmax=19.3GHz gemessen. Die Grenzfrequenzen sind die
höchsten, die bisher an vertikalen MOSFET-Strukturen gemessen
worden sind.