Bereiche | Tage | Auswahl | Suche | Downloads | Hilfe

DS: Dünne Schichten

DS 10: FV-internes Symposium „Anorganische Dielektrika für die künftige Mikro- und Nanotechnologie"

DS 10.4: Hauptvortrag

Samstag, 5. März 2005, 12:15–13:00, TU HS110

DRAM capacitor scaling — •M. Gutsche¹, T Hecht¹, S Jakschik², C Kapteyn², G Krautheim², S Kudelka², J Lützen², A Sänger², U Schröder², H Seidl², A Avellan², J Heitmann² und G Hirt² — ¹Infineon Technologies — ²Ifx

Über viele Jahre hinweg hat die DRAM-Industrie wesentlich zum Fortschritt bei der Miniaturisierung mikroelektronischer Bausteine beigetragen. Um auch weiterhin bei kleiner werdenden lateralen Strukturgrößen und innovativen Zelldesigns eine genügend hohe Zellkapazität einer einzelnen Speicherzelle zur Verfügung stellen zu können, sind innovative Konzepte in den Bereichen Zellenlayout, Kondensatorgeometrie sowie Materialauswahl erforderlich. Stapel- und Grabenkondensatoren werden zunehmend höhere Aspektverhältnisse aufweisen, woraus sich zusätzliche Anforderungen an Ätz- und Abscheidungsverfahren ergeben. Die einzelnen Kondensatoren sind so anzuordnen, dass sie den Raum optimal ausfüllen und zugleich ihre mechanische Stabilität verbessert wird. Durch geeignete laterale Aufweitung von Strukturen sowie durch Oberflächenaufrauhung kann zusätzlich Kapazität bereitgestellt werden. Vor allem aber ist es notwendig, dielektrische Materialien mit größerer dielektrischer Konstante zum Einsatz zu bringen. In Verbindung mit metallischen Elektroden können MIS- und MIM-Strukturen hergestellt werden, mit deren Hilfe sich signifikant kleinere äquivalente Oxiddicken realisieren lassen.