DPG Phi
Verhandlungen
Verhandlungen
DPG

Berlin 2005 – scientific programme

Parts | Days | Selection | Search | Downloads | Help

T: Teilchenphysik

T 703: Halbleiterdetektoren V

T 703.2: Talk

Wednesday, March 9, 2005, 14:20–14:35, TU H112

CURO - Ein Auslesechip für eine schnelle strombasierte Auslese eines Vertexdetektors am ILC — •M. Trimpl1, L. Andriceck2, P. Fischer3, M. Harter3, S. Herrmann2, M. Karagounis1, R. Kohrs1, H. Krüger1, P. Lechner2, G. Lutz2, H.G. Moser2, I. Peric3, L. Reuen1, R.H. Richter2, C. Sandow1, L. Strüder2, J. Treis2 und N. Wermes11Universität Bonn, Physikalisches Institut, Nussallee 12, 53115 — 2MPI Halbleiterlabor, Otto-Hahn-Ring 6, 81739 München — 3Universität Mannheim, Technische Informatik, D7, 68131

Basierend auf den hohen Anforderungen an einem Vertexdetektor für den nächsten Linearbeschleuniger ILC wurde der Auslesechip CURO entwickelt. Die CURO (CUrrent ReadOut) Architektur beinhaltet stromspeichernde Elemente, mit der eine korrelierte Doppelmessung durchgeführt wird. Diese trägt erheblich zur Reduktion des 1/f Rauschens des Sensors bei und kompensiert Sensorinhomogenitäten weitestgehend. Für eine triggerlose Trefferidentifikation verfügt der Chip über eine schnelle Scanlogik, mit der bis zu zwei beliebige Treffer einer Zeile mit über 100 MHz gefunden werden. Der Auslesechip CURO II, der für die Auslese einer 128 Kanal DEPFET-Matrix entwickelt wurde ist zentraler Bestandteil eines Prototypsystems, mit dem ein 1000mal schnellerer Auslesemodus als bisher möglich ist. Trotz der gesteigerten Auslesegeschwindigkeit liegt der Rauschbeitrag des Chips unter 100 e ENC. Wegen der hohen Leistungsmerkmale ist die CURO-Architektur auch potentiell interessant für Anwendungen am geplanten XFEL am DESY in Hamburg. In dem Vortrag wird das Auslesekonzept des CURO-Chips vorgestellt sowie über dessen Leistungsmerkmale berichtet. Bereich

100% | Mobile Layout | Deutsche Version | Contact/Imprint/Privacy
DPG-Physik > DPG-Verhandlungen > 2005 > Berlin