Mainz 2014 – wissenschaftliches Programm
Bereiche | Tage | Auswahl | Suche | Aktualisierungen | Downloads | Hilfe
T: Fachverband Teilchenphysik
T 71: DAQ, Trigger, Elektronik 3
T 71.5: Vortrag
Dienstag, 25. März 2014, 17:45–18:00, GFH 01-731
Inbetriebnahme des Prototyps des Level-1 Topologischen Prozessors beim ATLAS-Experiment — •Andreas D. Reiß, Bruno Bauß, Volker Büscher, Regina Caputo, Reinhold Degele, Sabrina Groh, Katharina Jakobi, Christian Kahra, Adam Kaluza, Patric Kiese, Stephan Maldaner, Ulrich Schäfer, Jan Schäffer, Eduard Simioni, Manuel Simon, Stefan Tapprogge, Alexander Vogel und Markus Zinser — Johannes Gutenberg-Universität, Mainz, Deutschland
Ab 2015 wird der Large Hadron Collider Teilchenpakete mit einer Schwerpunktsenergie von 14 TeV zur Kollision bringen, die hierbei entstehende Luminosität wird von der Größenordnung 1034/(cm2s) sein und würde die erste Stufe (Level-1) des bisherigen Triggersystems des ATLAS-Experiments aufgrund zu hoher Ereignisrate überfordern. Um diese zu senken und einen möglichst sensitiven Trigger für neue Physik zu erhalten, wird das Triggersystem modifiziert und ein Topologischer Prozessor eingefügt, der innerhalb von maximal 250 ns ankommende Daten in FPGAs verarbeitet und so die Arbeit des Central Trigger Processors unterstützt. Der Topologische Prozessor arbeitet mit elektrischen Multi-Gigabit-Sende-Empfänger-Einheiten und opto-elektrischen Konvertern, die pro Kanal eine Datenübertragungsrate von 6,4 Gb/s verwenden mit einer Gesamtdatenrate von 1024 Gb/s pro Topologischem Prozessor Modul. In diesem Vortrag werden die Arbeitsweise des Gesamtsystems, die Firmwareentwicklung für die FPGAs und die bisherigen Tests zur Inbetriebnahme zusammengefasst.