Die DPG-Frühjahrstagung in Bonn musste abgesagt werden! Lesen Sie mehr ...

Bereiche | Tage | Auswahl | Suche | Aktualisierungen | Downloads | Hilfe

T: Fachverband Teilchenphysik

T 104: DAQ, trigger and electronics V

T 104.3: Vortrag

Freitag, 3. April 2020, 11:30–11:45, L-3.015

Hard- und Firmware Entwicklung für Trigger-Module des ATLAS Level-1 Kalorimeter-Triggers — Volker Büscher, Johannes Damp, •Christian Kahra, Ulrich Schäfer, Ren-Jie Wang und Marcel Weirich — Inst. für Physik, Universität Mainz

Während dem Long Shutdown 2 (LS2) des Large Hadron Colliders (LHC), wird nicht nur der Beschleuniger ausgebaut, sondern zeitgleich auch die Triggersysteme der Experimente modernisiert, um trotz der höheren Ereignisrate weiterhin sensitiv für seltene Prozesse zu sein. Die Universität Mainz ist mit zwei Projekten am Upgrade des ATLAS Level-1 Kalorimeter Trigger beteiligt: dem jet Feature Extractor (jFEX) und dem Level-1 Topologischen Prozessor (L1Topo). Beide Projekte basieren auf gemeinsamen Hard- und Firmware-Designs, welche in diesem Vortrag vorgestellt werden.

Die Hardware-Module bieten eine Bandbreite von bis zu 3.1 Tbps für die Eingangsdaten, welche in Echtzeit von den Prozessor-FPGAs verarbeitet werden. Die Hochgeschwindigkeits-Datenleitungen wie auch der hohe Leistungsbedarf der FPGAs stellten hohe Anforderungen an das Design. Die Entwicklung dieser dichtbestückten Leiterplatinen, deren Simulationen und die Test-Ergebnisse der produzierten Module werden präsentiert.

Die Infrastruktur-Firmware der Prozessor-FPGAs wurde zur Nutzung in beiden Projekten generisch entwickelt. Daher ist sie auch für andere Projekte leicht anpassbar und stellt somit eine allgemein nutzbare Low-Level Abstrahierung für Echtzeit-Datenverarbeitung in FPGAs dar.